

Arquitectura e Ingeniería de Computadores


Grado de Ingeniería del Software

TEMA 3. CAMINO DE DATOS Y DE CONTROL (RESUMEN DE ESQUEMAS)

Ángel Serrano Sánchez de León

ÍNDICE

- Camino de datos de MIPS
 - Uniciclo
 - Multiciclo




UNIDAD DE CONTROL DEL CAMINO DE DATOS UNICICLO

	Entradas						Salidas									
	Instrucción[31] = Op ₅	Instrucción[30] = Op ₄	Instrucción[29] = Op ₃	Instrucción[28] = Op ₂	Instrucción[27] = Op ₁	Instrucción[26] = Op ₀	RegDest	FuenteALU	MemaReg	EscrReg	LeerMem	EscrMem	SaltoCond	FuentePC	ALUOp ₁	ALUOp ₀
Aritm.-lóg.	0	0	0	0	0	0	1	0	0	1	0	0	0	0	1	0
j	0	0	0	0	1	0	X	X	X	0	0	0	X	1	X	X
beq	0	0	0	1	0	0	X	0	X	0	0	0	1	0	0	1
lw	1	0	0	0	1	1	0	1	1	1	1	0	0	0	0	0
sw	1	0	1	0	1	1	X	1	X	0	0	1	0	0	0	0

UNIDAD DE CONTROL DEL CAMINO DE DATOS UNICICLO

Instrucción	Operación	Acción en ALU	ALUOp	Funct F5 F4 F3 F2 F1 F0	ALU Operation
lw	Cargar palabra	Sumar	00	XXXXXX	0010
sw	Almacenar palabra	Sumar	00	XXXXXX	0010
beq	Ramificar si iguales	Restar	01	XXXXXX	0110
add	Sumar (tipo R)	Sumar	10	100000	0010
sub	Restar (tipo R)	Restar	10	100010	0110
and	And (tipo R)	And	10	100100	0000
or	Or (tipo R)	Or	10	100101	0001
nor	Nor (tipo R)	Nor	10	100111	1100
slt	Activar si menor que (tipo R)	Activar si menor que	10	101010	0111

MIPS MULTICICLO



Nombre de la etapa		Acción en instruc- ción aritm.- lógica	Acción en instrucción de memoria	Acción en instruc- ción de ramifica- ción condicio- nal	Acción en instrucción de salto
IF	Carga de instrucción	$IR \leftarrow M[PC]$ $PC \leftarrow PC + 4$			
ID	Decodificación de instrucción / carga de registros	$A \leftarrow \text{Reg}[IR[25-21]]$ $B \leftarrow \text{Reg}[IR[20-16]]$ $\text{Salida ALU} \leftarrow PC + \text{extSigno16a32}(IR[15-0]) \ll 2$			
EX	Ejecución / cálculo de dirección / finalización de salto y ramificación	Salida ALU $\leftarrow A \text{ op } B$	Salida ALU $\leftarrow A +$ $\text{extSigno16a32}(IR[15-0])$	Si $(A = B)$ entonces PC $\leftarrow \text{Salida ALU}$	$PC \leftarrow PC[31-28] \parallel$ $(IR[25-0] \ll 2)$
MEM	Acceso a memoria	-	lw: $MDR \leftarrow M[\text{Salida ALU}]$ sw: $M[\text{Salida ALU}] \leftarrow B$	-	-
WB	Escritura del resultado	$\text{Reg}[IR[15-11]]$ $\leftarrow \text{Salida ALU}$	lw: $\text{Reg}[IR[20-16]]$ $\leftarrow MDR$	-	-

INSTRUCCIÓN ARITMÉTICO-LÓGICA

Ciclo	PC	Memoria	IR	MDR	Banco registros	A	B	ALU	Salida ALU
1/IF	Se lee y luego se escribe el resultado de la ALU	Se lee la dirección PC	Se escribe la instrucción leída en memoria	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Se suma PC+4	Irrelevante
2/ID	Se lee	No hace nada	Valor constante. Se lee	Irrelevante	Se leen los registros IR[25-21] e IR[20-16]	Se escribe dato leído 1	Se escribe dato leído 2	Se suma PC+extSigno16a32 (IR[15-0])<<2	Se escribe el resultado de la ALU
3/EX	Valor constante	No hace nada	Valor constante. Se lee	Irrelevante	Irrelevante	Se lee	Se lee	Se hace A op B según campo de función IR[5-0]	Se escribe el resultado de la ALU
4/WB	Valor constante	No hace nada	Valor constante. Se lee	Irrelevante	Se escribe Salida ALU en el registro IR[15-11]	Irrelevante	Irrelevante	Irrelevante	Se lee

INSTRUCCIÓN SW

Ciclo	PC	Memoria	IR	MDR	Banco registros	A	B	ALU	Salida ALU
1/IF	Se lee y luego se escribe el resultado de la ALU	Se lee la dirección PC	Se escribe la instrucción leída en memoria	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Se suma PC+4	Irrelevante
2/ID	Se lee	No hace nada	Valor constante. Se lee	Irrelevante	Se leen los registros IR[25-21] e IR[20-16]	Se escribe dato leído 1	Se escribe dato leído 2	Se suma PC+extSigno16a32 (IR[15-0])<<2	Se escribe el resultado de la ALU
3/EX	Valor constante	No hace nada	Valor constante. Se lee	Irrelevante	Irrelevante	Se lee	Irrelevante	Se suma A+extSigno16a32 (IR[15-0])	Se escribe el resultado de la ALU
4/MEM	Valor constante	Se escribe B en la dirección Salida ALU	Valor constante. Se lee	Irrelevante	Irrelevante	Irrelevante	Se lee	Irrelevante	Se lee

INSTRUCCIÓN lw

Ciclo	PC	Memoria	IR	MDR	Banco registros	A	B	ALU	Salida ALU
1/IF	Se lee y luego se escribe el resultado de la ALU	Se lee la dirección PC	Se escribe la instrucción leída en memoria	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Se suma PC+4	Irrelevante
2/ID	Se lee	No hace nada	Valor constante. Se lee	Irrelevante	Se leen los registros IR[25-21] e IR[20-16]	Se escribe dato leído 1	Se escribe dato leído 2	Se suma PC+extSigno16a32 (IR[15-0])<<2	Se escribe el resultado de la ALU
3/EX	Valor constante	No hace nada	Valor constante. Se lee	Irrelevante	Irrelevante	Se lee	Irrelevante	Se suma A+extSigno16a32 (IR[15-0])	Se escribe el resultado de la ALU
4/MEM	Valor constante	Se lee la dirección Salida ALU	Valor constante. Se lee	Se escribe palabra leída en memoria	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Se lee
5/WB	Valor constante	No hace nada	Valor constante. Se lee	Se lee	Se escribe MDR en el registro IR[20-16]	Irrelevante	Irrelevante	Irrelevante	Irrelevante

INSTRUCCIÓN beq (CON SALTO)

Ciclo	PC	Memoria	IR	MDR	Banco registros	A	B	ALU	Salida ALU
1/IF	Se lee y luego se escribe el resultado de la ALU	Se lee la dirección PC	Se escribe la instrucción leída en memoria	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Se suma PC+4	Irrelevante
2/ID	Se lee	No hace nada	Valor constante. Se lee	Irrelevante	Se leen los registros IR[25-21] e IR[20-16]	Se escribe dato leído 1	Se escribe dato leído 2	Se suma PC+extSigno16a32 (IR[15-0])<<2	Se escribe el resultado de la ALU
3/EX	Se escribe Salida ALU	No hace nada	Valor constante. Se lee	Irrelevante	Irrelevante	Se lee	Se lee	Se resta A-B y se activa la señal Cero	Se lee

INSTRUCCIÓN beq (SIN SALTO)


Ciclo	PC	Memoria	IR	MDR	Banco registros	A	B	ALU	Salida ALU
1/IF	Se lee y luego se escribe el resultado de la ALU	Se lee la dirección PC	Se escribe la instrucción leída en memoria	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Se suma PC+4	Irrelevante
2/ID	Se lee	No hace nada	Valor constante. Se lee	Irrelevante	Se leen los registros IR[25-21] e IR[20-16]	Se escribe dato leído 1	Se escribe dato leído 2	Se suma PC+extSigno16a32 (IR[15-0])<<2	Se escribe el resultado de la ALU
3/EX	Valor constante	No hace nada	Valor constante. Se lee	Irrelevante	Irrelevante	Se lee	Se lee	Se resta A-B, pero no se activa la señal Cero	Se lee

INSTRUCCIÓN j

Ciclo	PC	Memoria	IR	MDR	Banco registros	A	B	ALU	Salida ALU
1/IF	Se lee y luego se escribe el resultado de la ALU	Se lee la dirección PC	Se escribe la instrucción leída en memoria	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Se suma PC+4	Irrelevante
2/ID	Se lee	No hace nada	Valor constante. Se lee	Irrelevante	Se leen los registros IR[25-21] e IR[20-16]	Se escribe dato leído 1	Se escribe dato leído 2	Se suma PC+extSigno16a32 (IR[15-0])<<2	Se escribe el resultado de la ALU
3/EX	Se escribe PC[31-28] (IR[25-0]<<2)	No hace nada	Valor constante. Se lee	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Irrelevante	Irrelevante

UNIDAD DE CONTROL DEL CAMINO DE DATOS MULTICICLO

IF
ID
EX
MEM
WB



UNIDAD DE CONTROL DEL CAMINO DE DATOS MULTICICLO

Estado actual $S_3S_2S_1S_0$	Código de operación ($Op_5Op_4Op_3Op_2Op_1Op_0$)				
	000000 (aritm.- lóg.)	000010 (j)	000100 (beq)	100011 (lw)	101011 (sw)
0000	0001	0001	0001	0001	0001
0001	0110	1001	1000	0010	0010
0010	XXXX	XXXX	XXXX	0011	0101
0011	XXXX	XXXX	XXXX	0100	XXXX
0100	XXXX	XXXX	XXXX	0000	XXXX
0101	XXXX	XXXX	XXXX	XXXX	0000
0110	0111	XXXX	XXXX	XXXX	XXXX
0111	0000	XXXX	XXXX	XXXX	XXXX
1000	XXXX	XXXX	0000	XXXX	XXXX
1001	XXXX	0000	XXXX	XXXX	XXXX

UNIDAD DE CONTROL DEL CAMINO DE DATOS MULTICICLO

	Salidas de la unidad de control															
Estado actual $S_3S_2S_1S_0$	EscrPC	EscrPCCond	IoD	LeerMem	EscrMem	EscrIR	MemaReg	FuentePC ₁	FuentePC ₀	ALUOp ₁	ALUOp ₀	SelALUB ₁	SelALUB ₀	SelALUA	EscrReg	RegDest
0000	1	0	0	1	0	1	X	0	0	0	0	0	1	0	0	X
0001	0	0	X	0	0	0	X	X	X	0	0	1	1	0	0	X
0010	0	0	X	0	0	0	X	X	X	0	0	1	0	1	0	X
0011	0	0	1	1	0	0	X	X	X	X	X	X	X	X	0	X
0100	0	0	X	0	0	0	1	X	X	X	X	X	X	X	1	0
0101	0	0	1	0	1	0	X	X	X	X	X	X	X	X	0	X
0110	0	0	X	0	0	0	X	X	X	1	0	0	0	1	0	X
0111	0	0	X	0	0	0	0	X	X	X	X	X	X	X	1	1
1000	0	1	X	0	0	0	X	0	1	0	1	0	0	1	0	X
1001	1	0	X	0	0	0	X	1	0	X	X	X	X	X	0	X